CPLD

Qu’est-ce qu’un CPLD ?

Un CPLD est un dispositif logique reprogrammable doté d’une structure de circuit relativement complexe.

Abréviation de “Complex Programmable Logic Device” (dispositif logique programmable complexe), les CPLD permettent de développer des produits plus facilement et à moindre coût que par le passé.

Utilisations des CPLD

Les CPLD sont largement utilisés dans les équipements grand public et industriels, par exemple dans les cartes de contrôle.

• Appareils photo numériques et machines multifonctions
  les smartphones
• Équipements de contrôle et de navigation embarqués dans les véhicules
• Consoles de jeux

Les CPLD sont utilisés dans les circuits de contrôle, en particulier dans la gestion des circuits d’alimentation. Ils sont souvent responsables de fonctions telles que la gestion de l’ordre d’application de la puissance aux circuits et les circuits de sélection de la tension.

Principe du CPLD

Un CPLD est constitué d’un bloc dans lequel sont intégrés plusieurs circuits logiques programmables, et d’une zone de câblage qui relie les différents blocs. Le bloc se compose de trois macrocellules avec des structures de portes ET-OU, des bascules de type D pour contenir un bit d’information (0/1) et des broches E/S pour l’entrée et la sortie.

La macrocellule reçoit des signaux numériques de la broche d’entrée et émet des signaux vers la broche de sortie dans un circuit logique programmé par l’utilisateur. Les données primaires internes sont stockées dans des bascules.

La zone de câblage est la connexion entre les blocs et les sorties de données via un ou plusieurs blocs.

Autres informations sur les CPLD

1. Différences entre les CPLD et les FPGA

Un dispositif logique similaire à un CPLD est un FPGA, qui utilise une mémoire volatile et perd donc les données du circuit lorsque l’alimentation est coupée.

En revanche, les CPLD utilisent une mémoire non volatile, telle que l’EEPROM ou la mémoire flash, de sorte que les données du circuit sont conservées. Les deux diffèrent également en termes d’échelle.

Les FPGA ont des dizaines de milliers de portes, alors que les CPLD n’en ont que quelques milliers. Par conséquent, le CPLD est utilisé pour fournir des données de conception au FPGA lorsqu’il est mis sous tension, tandis que le FPGA se charge des circuits logiques à grande échelle.

De plus, les FPGA ont des difficultés à prévoir les délais, car ceux-ci varient en fonction de l’emplacement des blocs logiques. En revanche, les CPLD sont faciles à prévoir car le nombre de macrocellules à traverser est fixe.

2. Histoire des CPLD

Les CPLD ont été développés il y a environ 30 ans pour remplacer les dispositifs logiques TTL et CMOS. À l’époque, les circuits étaient construits en combinant des circuits intégrés logiques polyvalents dotés uniquement des fonctions NOT et AND sur une carte.

La série 7400 de Texas Instruments (TI) est bien connue, mais on dit que les ingénieurs de l’époque avaient presque mémorisé plus de quelques centaines de dispositifs. Le problème était que la complexité des circuits nécessitait des dizaines ou des centaines de circuits intégrés logiques à usage général, ce qui se traduisait par des cartes de taille considérable.

Avec les progrès de la miniaturisation des transistors, il est devenu possible de réaliser des milliers ou des dizaines de milliers de circuits intégrés logiques à usage général dans quelques LSI, ce qui a accéléré le développement des CPLD.

3. Le processus de développement des CPLD

Le processus de développement d’un CPLD peut être divisé en plusieurs étapes : la conception logique, la synthèse logique, le placement et l’acheminement, la vérification de la synchronisation et la programmation.

• Conception logique
  Conception de circuits à l’aide de langages de description de matériel tels que Verilog et VHDL, également connue sous le nom de conception RTL.
• Synthèse logique
  Convertit un circuit exprimé dans un langage de description du matériel en un circuit de portes (netlist) qui peut être mis en œuvre dans un CPLD. La description du circuit est interprétée et convertie en expressions logiques telles que NOT et AND. L’optimisation est également effectuée à ce stade afin d’augmenter la vitesse du circuit et de réduire la surface de la puce.
• Placement et routage
  Cette étape détermine la manière dont le contenu du circuit de portes (liste de réseaux) est disposé à l’intérieur du CPLD. Le temps nécessaire pour que les sorties des sections du circuit combinatoire se stabilisent est calculé et ajusté pour s’assurer qu’il n’y a pas trop de différence dans le temps de sortie entre les signaux.
• Vérification de la synchronisation
  Définir les temps de retard pour les éléments à l’intérieur du CPLD et les simuler.
• Programmation
  Sur la base de la conception finale, les données générées par les outils de développement sont introduites dans le CPLD.