全てのカテゴリ
閲覧履歴
■概要 JESD204BコントローラIPは、JEDECのJESD204C規格に準拠し、シリコンで実証されたコアです。ASIC、FPGA、ASSPのすべてに対応しています。レーンあたり最大32Gbpsの回線速度をサポートし、JESD204Bとの完全な下位互換性を備えています。Verilogで設計されており、ASIC、ASSP、FPGA全てに対応可能。 Xilinx (ザイリンクス) やIntel (インテル) のFPGAに実装することもできます。主要なADC/DACプロバイダ、および主要なSerdes/PHYソリューションとの相互接続性もテストされており、安心してご利用いただけます。5G関連製品の開発も半導体化が進められる中、基地局用無線機 (RU) 、通信機器、医療機器、計測機器などADC/DACを使った製品開発にはかかせない技術が「JESD204」なのです。 ■特徴 JESD204Bは、高速・高分解能のデータコンバータ (A/Dコンバータ、D/Aコンバータ) とFPGAやASICのようなロジックデバイスとの間で、高速に通信を行うためのシリアルインターフェース規格です。近年JESD204B規格に準拠する製品が次々に登場しています。 「JESD204」は、JEDEC (半導体技術協会) によってADコンバータ (ADC) やDAコンバータ (DAC) 向けに策定されたインタフェース規格。CMOSインタフェースやLVDS (Low Voltage Differential Signaling) インタフェースによるシリアル通信に比べて、大量のデジタル・データを正確に少ない信号線 (省面積、省電力) で伝送できるため、最新の高速コンバータインターフェースとして普及しています。 現在はJESD204Bが広まっていますが、32Gbps/信号線のデータ伝送が可能なJESD204C規格も将来は増えていくと予想できます。 ■仕様 ・JEDECのJESD204B仕様に準拠 ・ライン・レート:1Gb/s~12.5Gb/s ・1~24 lanesサポート ・1~8 コンバータサポート ・HD-modeサポート ・ユーザにてスクランブリング可能 ・イニシャルレーンアラインメントシーケンスの生成 ・アラインメント特性の生成実行 ・8B/10Bエンコード ・他にも仕様がございます。
型番
JESD204B取扱企業
富士ソフト株式会社カテゴリ
Metoree経由で見積もり
2024年2月7日にレビュー済み
顧客対応への満足度
初回対応までの時間への満足度
6.91時間
もっと見る
ASICの製品108点中、注目ランキング上位6点
電話番号不要
何社からも電話が来る心配はありません
一括見積もり
複数社に同じ内容の記入は不要です
返答率96%
96%以上の方が返答を受け取っています
返答時間が24時間以内の企業の中での注目ランキング
電話番号不要
何社からも電話が来る心配はありません
一括見積もり
複数社に同じ内容の記入は不要です
返答率96%
96%以上の方が返答を受け取っています
商品画像 | 価格 (税抜) |
---|---|
要見積もり |
ASICをフィルターから探すことができます
遅延時間 ps
100 - 500 500 - 1,000 1,000 - 2,000 2,000 - 3,000 3,000 - 4,000電源電圧 V
1 - 2 2 - 4 4 - 6 6 - 10 10 - 50