연산 증폭기란?
연산 증폭기는 2개의 입력 단자와 1개의 출력 단자를 갖추고, 입력 측의 전기 신호를 증폭하여 출력할 수 있는 집적회로입니다.
‘오퍼레이셔널 앰프(Operational Amplifier)의 약자로 연산 증폭기라고도 합니다. 연산 증폭기는 연결하는 회로 소자를 고안함으로써 단순한 증폭에 그치지 않고 입력 전압의 덧셈, 뺄셈, 시간 적분 등의 연산 기능을 갖출 수 있습니다.
현재는 이러한 특징을 살린 아날로그 증폭 회로가 널리 사용되고 있습니다.
연산 증폭기의 사용 용도
연산 증폭기를 이용한 다양한 회로가 알려져 있는데, 대표적인 것은 다음과 같습니다.
- 센서 증폭기
- 전압 추종 회로
- 차동 증폭 회로
- 가산 증폭 회로
- 적분 회로
- 미분 회로
- 선형 검파 회로
- 대수 증폭 회로
- 위상 발진 회로
- 액티브 필터
1. 센서 증폭기
연산 증폭기는 마이크, 광센서, 압력센서 등에서 출력되는 다양한 미세 신호를 A/D 컨버터가 처리할 수 있는 신호 레벨로 증폭하는 센서 증폭기 분야에서 사용되고 있습니다. 여기서 노이즈의 영향을 피하기 위해 차동 증폭기 구성이나 대역 통과 필터를 통해 신호의 주파수 대역 외의 노이즈를 제거하는 등의 수단을 채택하고 있는데, 여기에 반드시 사용되는 것이 연산 증폭기입니다.
2. 전압 추종자
연산 증폭기는 전압 추종자로도 사용됩니다. 높은 임피던스의 신호원은 노이즈에 약해 케이블 길이를 늘릴 수 없지만, 연산 증폭기를 전압 추종자로 신호원 근처에 배치하면 연산 증폭기의 낮은 출력 임피던스로 신호를 내보낼 수 있습니다. 연산 증폭기를 사용하면 케이블을 길게 늘려도 노이즈의 영향을 줄일 수 있게 됩니다.
연산 증폭기의 원리
연산 증폭기는 2개의 입력 단자와 1개의 출력 단자로 구성되며, 다음과 같은 이상적인 특성을 가지고 있습니다.
- 오픈 루프 이득: 무한대
- 입력 전류: 0A
- 출력 임피던스: 0Ω
실제로는 오픈 루프 게인은 90dB 이상, 입력 전류는 수nA~1μA 정도, 출력 임피던스는 0.1Ω~수Ω 정도이지만, 원칙적으로는 위의 내용을 전제로 생각할 수 있습니다.
또한, 연산 증폭기의 2개의 입력 단자는 다음과 같은 기능을 가지고 있습니다.
- 반전 입력 단자
입력 신호의 위상이 180° 반전되어 출력되는 단자로, 회로 기호에 “-“가 표시됩니다. - 비반전 입력 단자
입력 신호와 같은 위상의 출력을 얻을 수 있는 단자로, 회로 기호에 “+”가 표시됩니다.
연산 증폭기의 종류
연산 증폭기의 종류는 ‘소자’, ‘전원 구성’, ‘특성’의 관점에서 분류할 수 있습니다.
1. 소자에 의한 분류
회로를 구성하는 소자에 따라 다음 세 가지로 분류할 수 있습니다.
- 바이폴라 트랜지스터만으로 구성한 연산 증폭기
일반적인 연산 증폭기이며, 특성면에서 우수한 고성능 타입부터 일반 범용 타입까지 다양한 종류가 있습니다. - 입력 단자에 FET를 채용한 연산 증폭기
기본적으로 바이폴라 트랜지스터로 구성되어 있지만, 입력 회로의 초단부를 J-FET에 의한 차동형 소스-플로워로 구성하여 높은 입력 임피던스와 큰 스루율 특성을 얻을 수 있습니다. - CMOS로 구성된 연산 증폭기
내전압이 비교적 낮지만, 입력 바이어스 전류가 극히 작은 수준이고 소비전류가 적은 것이 특징입니다. 또한 입출력의 다이내믹 레인지가 넓어 큰 진폭의 신호를 처리할 수 있는 것도 장점입니다. 단, 고주파수 신호에는 대응할 수 없습니다.
2. 전원 구성에 따른 분류
연산 증폭기를 동작시키기 위한 전원 구성에 따라 다음 두 가지로 분류할 수 있습니다.
- 양전원 타입
접지 레벨에 대해 플러스와 마이너스의 전원 전압이 필요한 연산 증폭기 - 단전원 타입
플러스 또는 마이너스 전원 전압만으로 동작하는 연산 증폭기
3. 특성에 따른 분류
용도에 따라 특히 중요한 특성이 다르기 때문에, 특징을 가진 연산 증폭기가 공급되고 있습니다. 그 예는 다음과 같으며, 요구 사양에 따라 적절한 디바이스를 선택해야 합니다.
- 광대역
- 저잡음
- 높은 정밀도
- Rail to Rail 동작
- 낮은 바이어스 전류
- 낮은 소비 전류
- 높은 출력 전류
연산 증폭기 사용법
연산 증폭기는 아날로그 회로 특유의 오류 요인을 가지고 있습니다. 또한, ‘연산 증폭기의 원리’에서 설명한 이상적인 특성에서 벗어난 부분이 회로 동작에 악영향을 미칠 수 있습니다. 따라서 이를 방지하기 위한 대책이 필요합니다. 구체적인 대책은 다음과 같습니다.
- 연산 증폭기에 공급하는 전원은 노이즈가 적은 안정된 전압을 출력하는 것이어야 한다.
- 전원 단자 부근에 노이즈 흡수 커패시터를 장착한다.
- 디지털 처리 회로로부터 거리를 두거나 차폐 케이스에 넣는다.
- 온도 변동이 적은 환경에 설치해야 한다
- 정확한 증폭률과 주파수 특성을 요구하는 경우, 피드백 회로의 소자 정밀도 및 온도 특성을 고려하여 설계해야 한다.
그 외에도 다음과 같은 주의 사항이 있지만, 개별적인 대처 방법은 전문 문헌이나 연산 증폭기 제조사가 제공하는 자료를 참고하시기 바랍니다.
- 오프셋 전압의 취소
- 발신 방지
- 다이내믹 레인지 확보
- 바이어스 전류의 영향 제거
- 전류 공급 능력 확보
- 과입력 신호로부터 보호
연산 증폭기의 기타 정보
증폭 회로의 기본
연산 증폭기는 오픈 루프 게인이 매우 높기 때문에 출력 단자에서 입력 단자로의 피드백 회로를 적절히 설정하여 전항에 기술한 다양한 기능을 실현할 수 있습니다. 여기서는 연산 증폭기를 이용한 기본적인 증폭 회로로 다음 두 가지를 실례로 설명합니다.
1. 반전 증폭기
신호 Vi는 저항 Ri를 통해 반전 입력 단자에 연결하고, 반전 입력 단자와 출력 단자 사이는 저항 Rf로 연결합니다. 그리고 비반전 입력단자는 직접 접지에 연결합니다. 이 구성에서 얻을 수 있는 출력 신호 Vo는 (-Rf/Ri)×Vi가 된다.” “-“는 위상이 반전되었음을 나타냅니다.
2. 비반전 증폭기
신호 Vi는 비반전 입력 단자에 직접 연결합니다. 반전 입력 단자는 Ri를 통해 접지하고 Rf를 통해 출력 단자에 연결합니다. 이 구성에서 얻을 수 있는 출력 신호 Vo는 (Rf/Ri)×Vi가 됩니다.