半導体外観検査装置とは
半導体外観検査装置とは、半導体の製造過程のウェハーや半導体チップの不良を外観上で検査する装置です。
半導体の主な製造工程としては、印刷の原版に相当するフォトマスク製造工程、半導体の基盤となるウェハー製造工程、フォトマスクを使ってウェハー上に微細な回路構造を形成していく前工程、回路形成後に半導体チップを個別パッケージングする後工程があり、詳細に見れば数百の工程が存在します。
近年の半導体の微細加工技術は数ナノ (髪の毛の太さの約1万分の1) という領域に達すると同時にウェハーも大口径化し、数十億個のトランジスタを搭載した半導体チップが1枚のウェハーから数千個作られるようになっています。
このような生産性を誇る半導体製造工程で検査装置は極めて重要であり、早期の不良品選別、コスト削減、品質や信頼性の向上に繋がっています。半導体外観検査装置を選定する基準としては、ウェハーの径、使用する工程、検出する不良の種類を考慮する必要があります。
半導体外観検査装置の使用用途
半導体外観検査装置は、半導体製造工程の様々なフェーズで使用されます。
半導体外観検査装置を使用して検出する不良としては、フォトマスクやウェハーのゆがみや割れ、傷、異物の付着、前工程で形成される回路パターンのずれ、寸法の不良、後工程でのパッケージングの不良等、様々なケースが挙げられます。
このため、工程ごとに適切な半導体外観検査装置やソフトウェアを選定する必要があると共に、検査を高速化、省人化するために、AI等を駆使した自動化が進められています。
半導体外観検査装置の原理
半導体外観検査装置は、計測する装置と計測したデータを処理するソフトウェア、適切な計測を行うための設備で構成されます。
計測する装置としては、高解像度カメラや電子顕微鏡、レーザー計測器が使用されます。計測したデータを処理するソフトウェアは、検査する工程に応じたアルゴリズムが開発されています。適切な計測を行うための設備として、振動を抑える設備やライトを当てる設備も必要です。半導体外観検査装置の中心となる画像撮像技術、画像処理技術、欠陥分類技術を以下に説明します。
- 画像撮像技術
画像撮像技術は、レーザー光をウェハーに照射し、その散乱光を検出することで欠陥を測定する技術です。微小な凹凸を光らせることで、異物や破損を検出します。 - 画像処理技術
画像処理技術は、ウェハー上の全てのチップに形成されるパターンが同じであることを利用し、隣接するパターンを比較して欠陥を検出する技術です。高速で広範囲の処理が可能です。 - 欠陥分類技術
欠陥分類技術は、欠陥を検出した後に、その欠陥を分類分けして原因を抽出する技術です。欠陥の原因を突き止めて対処するために必要な技術です。
半導体外観検査の種類
1. ウェハー製造工程・前工程での外観検査
ウェハーはシリコンを代表とする半導体の原料を、インゴットと呼ばれる円柱状の単結晶素材として成形し、1mm程度の厚さにスライスして表面を研磨したものであり、その直径は最近では12インチ (約30cm) となっています。
ウェハーの欠陥には、付着した異物だけでなく、ウェハー自体にある表面のキズやクラック、加工ムラ、結晶欠陥などがあり、主にレーザー光照射によりその欠陥を検出することがウェハー製造工程での外観検査です。
前工程はウェハー状態のまま進められ、そこで発生する欠陥には主に2種類の欠陥があり、ランダムとシステマチックと呼ばれます。ランダムな欠陥は、主として異物の混入によって起きる不具合ですが、ランダム故にその発生場所は予測不能です。そのためウェハー上にあるランダムな欠陥を画像処理により検出します。一方、システマチックな欠陥はフォトマスクや露光工程条件、例えばフォトマスク上に付着したパーティクルが原因で発生する欠陥であり、ウェハー上に並ぶ各半導体チップの同じ場所に発生する傾向にあります。
2. 後工程での外観検査
後工程ではウェハーを各チップに切断 (ダイシング) し、樹脂やセラミックのパッケージに収納し、チップ上の端子とパッケージ側の端子を接続 (ワイヤボンディング) し、封止します。後上程では電気的な検査が主となりますが、外観検査としてワイヤボンディング不良や品番の印字不良などの検査が行われます。
半導体外観検査のその他情報
1. 半導体外観検査の重要性
一般的に、製造工程での外観検査は汚れや傷等の確認を目的とする場合も多く、製品の機能や性能とは関係無いケースもありますが、半導体製造での汚れや傷などは単なる見かけ上の問題ではなく、ほぼ全てのケースで機能や性能に影響する問題です。
半導体は電子デバイスであり、他の電気・電子デバイスのように電気的な検査も行われますが、数十億個のトランジスタとそれらを接続する配線の全てを検査することは非常に困難であり、トランジスタのゲートや配線の細り等は外観検査でしか確認できません。
2. 半導体外観検査における精度
数ナノという微細レベルの半導体プロセスでは、1本の配線の太さや隣接する配線の間隔が数ナノになります。
ここにナノオーダーの不良が存在すると配線ショートや断線の原因となります。更にこの1/10の大きさの不良により配線幅が設計値の90%の太さになった場合でも、配線の抵抗値や容量が変化してしまいます。この配線に電流が流れた時、電子の移動により金属原子が移動するエレクトロマイグレーションという現象が起こることで急速に配線が細くなり、短期間で断線が発生する原因になります。
このように半導体製造では極めて微細な精度での外観検査が要求され、微細加工技術の進化に伴い、今後も要求精度はより高まっていきます。
参考文献
https://www.jstage.jst.go.jp/article/pscjspe/2013S/0/2013S_39/_pdf
https://www.hitachi-hightech.com/jp/products/device/semiconductor/inspection.html
https://www.hitachi-hightech.com/jp/products/device/semiconductor/process.html