ディレイラインIC – metoree本番管理

ディレイラインICとは

ディレイラインIC (英: Delay Line IC) とは、電気信号の伝搬時間を遅くする機能を持つ電子部品です。

IC (英: integrated circuit) は集積回路のことで、半導体の表面に微細で複雑な電子回路を形成して封入した部品です。論理回路では一つの回路の出力が次の回路に入力するまでの時間を0として扱いますが、実際には有限の遅延時間が発生します。

異なる経路を通ってきた複数の信号は、論理回路上で同時に入力した場合でも実際の回路では異なるタイミングで入力されます。ディレイラインICは異なる位相を持つ複数の信号のタイミングを合わせたり信号を意図的に遅らせる場合に使用可能です。

ディレイラインにはコイルとコンデンサで構成された電磁遅延線が多いですが、超音波へ変換した電気信号をガラスやブロック内部を伝播させて電気信号に戻すガラス遅延線のほか、半導体デバイスを利用したディレイラインICもあります。

ディレイラインICは電子回路の中で複数の信号の入力タイミングを合わせるために使用されます。

クロック信号とデータ信号のスキュー合わせによく使われ、信号の歪みの除去、パルス幅の変更、周波数を整数倍の高周波数に逓倍する際にも利用されます。

ディレイラインICは電子回路内の信号の時間を正確に調整でき、医療用CT、ソナー海洋機器、レーダー機器、放射能検出機器などの短時間に起こる事象の検出用途に使用可能です。また放送機器、通信機器、家電などの分野でも使われています。

基本的なディレイラインはインダクタンスLとキャパシタンスCをはしご型につなげた伝搬回路で構成され、遅延時間はLの平方根、Cの平方根、はしごの段数Nに比例します。

ディレイラインには論理ゲートの伝搬遅延時間を電源電圧で制御し、プロセス、温度、電圧の変動による論理ゲートの遅延の変動を打ち消す電圧制御ディレイライン (VCDL) もあります。

主にディレイラインICには3種類あり、パッシブディレイライン、アクティブディレイライン、プログラマブルディレイラインです。

パッシブディレイラインは電源が必要ない受動素子で構成されたタイプです。インダクタンスLとキャパシタンスCで構成されています。

アクティブディレイラインは電源が必要な能動素子で構成され、外部デジタル回路を直接駆動できます。論理ゲートの伝搬遅延を利用するVCDLはアクティブディレイラインです。

プログラマブルディレイラインは遅延時間をプログラムで変化できます。マルチプレクサ機能を持つゲートとディレイラインを組み合わせ、アドレス信号入力によって遅延時間を制御可能です。アドレス入力を固定すれば通常のディレイラインとしても使えます。

プログラマブルディレイラインのディレイライン部にはパッシブディレイラインやアクティブディレイラインを使うタイプがあります。

一般的な電磁遅延線のディレイラインにははしご型の伝送回路網が設計されています。ディレイラインは1m当たりおよそ5ナノ秒の遅延時間がある同軸ケーブルで構成でき、長くなるためLとCで置き換えています。遅延時間は1ナノ秒から数100ナノ秒ほどが多いです。

ディレイラインの実装方法はコピーやリングバッファなどに分けられます。

1. コピーによる実装
タップ数と同じ大きさの配列を準備し、次の時間に移動するときにデータをコピーします。乗算の遅いプロセッサではコピーできますが、乗算が高速なプロセッサではコピーの演算量が影響します。

2. リングバッファによる実装
端にはみ出すと反対の端に入って配列の始点と終点が連結しています。循環バッファとも呼ばれ、コピーなしでもディレイラインを実装可能です。

参考文献
https://jpc-inc.co.jp/wp-content/themes/jpc-inc/pdf/DL.pdf
https://pdfserv.maximintegrated.com/jp/an/A4617J.pdf